(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-124331 (P2000-124331A)

(43)公開日 平成12年4月28日(2000.4.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 21/8242

· 27/108

H01L 27/10

321

5F083

審査請求 未請求 請求項の数11 OL (全 13 頁)

(21)出願番号

特願平10-297737

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(22)出願日 平成10年10月20日(1998.10.20)

(72)発明者 黒田 直喜

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 縣 政志

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外1名)


最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 2トランジスタ1キャパシタメモリセルに対 して、高集積度を実現できるようにする。

【解決手段】 半導体基板上に形成された素子領域11 上には、屈曲部をそれぞれ横切るように互いに間隔をお いて延びる第1のワード線12A及び第2のワード線1 2 Bが形成され、素子領域11のほぼ中央部には、デー タ蓄積用のキャパシタが形成されると共に、キャパシタ のストレージノードと素子領域11とを接続するキャパ シタコンタクト13が形成されている。素子領域11上 における、第1のワード線12Aに対してキャパシタコ ンタクト13と反対側の端部には、素子領域11と接続 された第1のビット線コンタクト14Aが形成され、第 2のワード線12Aに対してキャパシタコンタクト13 と反対側の端部には、素子領域11と接続された第2の ビット線コンタクト14Bが形成されている。



【特許請求の範囲】

【請求項1】 基板上の素子領域の一部分からなる共有 部を互いに共有する第1のスイッチ用トランジスタ及び 第2のスイッチ用トランジスタと、

1

前記共有部上に形成され、ストレージノードを持つデータ蓄積用のキャパシタを有するメモリセルと、

前記第1のスイッチ用トランジスタ上に延びるように形成され、前記素子領域上における前記共有部の一方側の領域でゲート電極となる第1のワード線と、

前記第2のスイッチ用トランジスタ上に延びるように形 10 成され、前記素子領域上における前記共有部の他方側の 領域でゲート電極となる第2のワード線と、

前記共有部と前記ストレージノードとの間に形成され、 前記共有部と前記ストレージノードとを電気的に接続す るキャパシタコンタクトと、

前記第1のスイッチ用トランジスタ上における前記第1 のワード線に対して前記キャパシタコンタクトと反対側 の領域に形成され、前記一方側の領域と電気的に接続さ れた第1のビット線コンタクトと、

前記第2のスイッチ用トランジスタ上における前記第2 のワード線に対して前記キャパシタコンタクトと反対側 の領域に形成され、前記他方側の領域と電気的に接続さ れた第2のビット線コンタクトとを備え、

前記第1のビット線コンタクト及び第2のビット線コンタクトは、前記メモリセルの中心部に対してほぼ点対称となるように設けられていることを特徴とする半導体記憶装置。

【請求項2】 それぞれが、基板上の素子領域の一部分からなる共有部を互いに共有する第1のスイッチ用トランジスタ及び第2のスイッチ用トランジスタ、並びに前記共有部上に形成され、ストレージノードを持つデータ蓄積用のキャパシタを有する複数のメモリセルと、

前記第1のスイッチ用トランジスタ上に延びるように形成され、前記素子領域上における前記共有部の一方側の領域でゲート電極となる第1のワード線と、

前記第2のスイッチ用トランジスタ上に延びるように形成され、前記素子領域上における前記共有部の他方側の領域でゲート電極となる第2のワード線と、

前記共有部と前記ストレージノードとの間に形成され、 前記共有部と前記ストレージノードとを電気的に接続す るキャパシタコンタクトと、

前記第1のスイッチ用トランジスタ上における前記第1 のワード線に対して前記キャパシタコンタクトと反対側 の領域に形成され、前記一方側の領域と電気的に接続さ れた第1のビット線コンタクトと、

前記第2のスイッチ用トランジスタ上における前記第2 のワード線に対して前記キャパシタコンタクトと反対側 の領域に形成され、前記他方側の領域と電気的に接続さ れた第2のビット線コンタクトと、

前記第1のビット線コンタクト上に形成され、前記第1

のビット線コンタクトと電気的に接続し且つ前記第1の ワード線及び第2のワード線と交差するように延びる第 1のビット線と、

前記第2のビット線コンタクト上に形成され、前記第2 のビット線コンタクトと電気的に接続し且つ前記第1の ワード線及び第2のワード線と交差するように延びる第 2のビット線とを備え、

前記第1のビット線コンタクト及び第2のビット線コンタクトは、各メモリセルの中心部に対してほぼ点対称となるように設けられており、

ビット線方向に互いに隣接する前記メモリセル同士における前記素子領域のビット線方向側の端部は互いに連続 1.

前記第1のビット線コンタクト及び第2のビット線コン タクトは互いに隣接する前記メモリセル同士によりそれ ぞれ共有されていることを特徴とする半導体記憶装置。

【請求項3】 前記第1のワード線及び第2のワード線は、前記第1のビット線又は第2のビット線と交差する交差部の両側で屈曲する屈曲部を有していることを特徴20とする請求項2に記載の半導体記憶装置。

【請求項4】 前記第1のスイッチ用トランジスタ及び 第2のスイッチ用トランジスタの各ゲート電極は、前記 素子領域における前記第1のビット線及び第2のビット 線のうちいずれか一方と重なる領域にのみ形成されてい ることを特徴とする請求項2に記載の半導体記憶装置。

【請求項5】 前記第1のスイッチ用トランジスタ及び 第2のスイッチ用トランジスタの各素子領域は、前記第 1のワード線、第2のワード線、第1のビット線及び第 2のビット線のいずれに対しても、基板面内において斜 30 めとなるように設けられていることを特徴とする請求項 2に記載の半導体記憶装置。

【請求項6】 前記第1のスイッチ用トランジスタ及び 第2のスイッチ用トランジスタの各素子領域は、前記第 1のビット線及び第2のビット線の間に設けられてお n

前記第1のビット線と前記第1のビット線コンタクトとの間に形成され、前記第1のビット線と前記第1のビット線コンタクトとを電気的に接続する第1のビット補助線と、

40 前記第2のビット線と前記第2のビット線コンタクトとの間に形成され、前記第1のビット線と前記第1のビット線コンタクトとを電気的に接続する第2のビット補助線とをさらに備えていることを特徴とする請求項2に記載の半導体記憶装置。

【請求項7】 ビット線方向に互いに隣接するメモリセル同士の該ビット線方向側の端部における、第1のスイッチ用トランジスタの素子領域同士及び第2のスイッチ用トランジスタの素子領域同士はそれぞれ連続し、

前記第1のビット線コンタクト及び第2のビット線コン 50 タクトは互いに隣接する前記メモリセル同士によりそれ

ぞれ共有されていることを特徴とする請求項 6 に記載の 半導体記憶装置。

【請求項8】 前記第1のビット線と前記第2のビット線とは、互いに重ねられた2層配線層からなることを特徴とする請求項6に記載の半導体記憶装置。

【請求項9】 前記2層配線層は前記メモリセルの上方で互いに交差していることを特徴とする請求項8に記載の半導体記憶装置。

【請求項10】 前記第1のビット線及び第2のビット 線は、それぞれが配線コンタクトにより電気的に接続さ れた上層配線及び下層配線を有し、

前記上層配線及び下層配線は、互いに隣接する前記メモリセルごとに上層と下層との位置が互いに入れ替わるように設けられていることを特徴とする請求項9に記載の 半導体記憶装置。

【請求項11】 基板上の第1の素子領域に形成された 第1のスイッチ用トランジスタと、

前記第1の素子領域上に延びるように形成され、前記第1の素子領域上でゲート電極となる第1のワード線と、前記第1の素子領域上における前記第1のワード線の側方の一方側の領域に形成されたデータ蓄積用の第1のキャパシタと、

前記第1の素子領域上における前記第1のワード線の側方の他方側の領域に形成され、前記第1の素子領域と電気的に接続された第1のビット線コンタクトと、

前記基板上における前記第1のワード線に対して前記第 1のキャパシタ側に、前記第1の素子領域と間隔をおい て設けられた第2の素子領域に形成された第2のスイッ チ用トランジスタと、

前記第2の素子領域上に前記第1のワード線と間隔をおいて形成され、前記第2の素子領域上でゲート電極となる第2のワード線と、

前記第2の素子領域上における前記第2のワード線に対して前記第1のキャパシタ側に形成されたデータ蓄積用の第2のキャパシタと、

前記第2の素子領域上における前記第2のワード線に対して前記第2のキャパシタと反対側に形成され、前記第2の素子領域と電気的に接続された第2のビット線コンタクトとを備え、

前記第1のキャパシタ及び第2のキャパシタは、前記第 1のワード線及び第2のワード線に挟まれた領域に、前 記第1の素子領域と前記第2の素子領域とを電気的に接 続するストレージノードを有していることを特徴とする 半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ダイナミックラン ダムアクセスメモリ回路等の半導体記憶装置に関し、特 に、一のメモリセルが2つのトランジスタと1つのキャ パシタとからなる2トランジスタ1キャパシタメモリセ ルを含む半導体記憶装置に関する。

[0002]

【従来の技術】ダイナミックランダムアクセスメモリ (DRAM) として広く実用化されているメモリセル は、1つのスイッチ用トランジスタと1つのキャパシタ とからなる1トランジスタ1キャパシタメモリセルである。これは、メモリセルを小型化するために該メモリセルを構成する素子数を低減する改良を行ない続けた結果である。さらに、1トランジスタ1キャパシタメモリセルの小型化のために、メモリセルの形状や素子に対する 微細化及び蓄積容量を確保するための技術も数多く実用 化されている。

【0003】以下、従来の1トランジスタ1キャパシタメモリセルについて図面を参照しながら説明する。

【0004】図12は従来のメモリセルの平面構成を示している。図12に示すように、基板上に互いに隣接するメモリセル100A、100Bが規則的に配置されている。メモリセル100Aには、スイッチ用トランジスタの拡散層からなる素子領域101上にはスイッチ用トランジスタを制御するゲート電極となるワード線102が形成されている。

【0005】素子領域101上におけるワード線102に対してメモリセル100Bと反対側の領域には、キャパシタ(図示せず)が形成され、キャパシタの下側には該キャパシタのストレージノードと素子領域102とを電気的に接続するキャパシタコンタクト103が形成されている。

【0006】一方、素子領域101上におけるワード線102に対してキャパシタコンタクト103と反対側の 張り出し領域にはビット線コンタクト104が形成されており、基板上にはビット線コンタクト104と接続され且つワード線102と交差し、キャパシタに対してデータの読み書きを行なうためのビット線105が形成されている。

【0007】このように、前記従来の1トランジスタ1キャパシタメモリセルは、メモリセル100A、100Bのサイズを微細化するために、隣り合うビット線105及び隣り合うワード線102のそれぞれの配線ピッチが最小となり且つ十分な蓄積容量を得られる最適なレイアウト構成を有している。

[0008]

【発明が解決しようとする課題】本発明が対象とする2トランジスタ1キャパシタメモリセルは、現在のところ集積回路として実現されておらず、これを実現するため、従来の1トランジスタ1キャパシタメモリセルを単純に組み合わせるだけでは、従来のメモリセルのほぼ4倍の面積が必要となるため、メモリセルの面積が増大するという問題がある。

に、一のメモリセルが2つのトランジスタと1つのキャ 【0009】ここで、2トランジスタ1キャパシタメモ パシタとからなる2トランジスタ1キャパシタメモリセ *50* リセルは、データ蓄積用の1つのキャパシタに対して2

つのスイッチ用トランジスタが接続されているため、例えば、一のスイッチ用トランジスタを書き込み専用とし、他のスイッチ用トランジスタを読み出し専用とすれば、動作クロックの周波数を変更することなく動作サイクルを 2 倍にできるため、高速化を容易に図れる等の特徴を有している。

【0010】本発明は、前記の問題を解決し、2トランジスタ1キャパシタメモリセルに対して、高集積度を実現できるようにすることを第1の目的とし、高集積化を図った際にもビット線間の干渉雑音を低減できるようにすることを第2の目的とする。

[0011]

【課題を解決するための手段】本発明に係る第1の半導 体記憶装置は、前記第1の目的を達成し、基板上の素子 領域の一部分からなる共有部を互いに共有する第1のス イッチ用トランジスタ及び第2のスイッチ用トランジス タと、共有部上に形成され、ストレージノードを持つデ ータ蓄積用のキャパシタを有するメモリセルと、第1の スイッチ用トランジスタ上に延びるように形成され、素 子領域上における共有部の一方側の領域でゲート電極と なる第1のワード線と、第2のスイッチ用トランジスタ 上に延びるように形成され、素子領域上における共有部 の他方側の領域でゲート電極となる第2のワード線と、 共有部とストレージノードとの間に形成され、共有部と ストレージノードとを電気的に接続するキャパシタコン タクトと、第1のスイッチ用トランジスタ上における第 1のワード線に対してキャパシタコンタクトと反対側の 領域に形成され、一方側の領域と電気的に接続された第 1のビット線コンタクトと、第2のスイッチ用トランジ・ スタ上における第2のワード線に対してキャパシタコン タクトと反対側の領域に形成され、他方側の領域と電気 的に接続された第2のビット線コンタクトとを備え、第 1のビット線コンタクト及び第2のビット線コンタクト は、メモリセルの中心部に対してほぼ点対称となるよう に設けられている。

【0012】第1の半導体記憶装置によると、第1のスイッチ用トランジスタと第2のスイッチ用トランジスタとの素子領域の一部分からなる共有部にデータ蓄積用のキャパシタ及びキャパシタコンタクトが形成されているため、素子領域を共有しない場合と比べてメモリセルの面積を低減できる。その上、第1のビット線コンタクト及び第2のビット線コンタクトは、メモリセルの中心部に対してほぼ点対称となるように設けられているため、メモリセルにおける2つのスイッチ用トランジスタの配置に偏りがない。

【0013】本発明に係る第2の半導体記憶装置は、前 記第1の目的を達成し、それぞれが、基板上の素子領域 の一部分からなる共有部を互いに共有する第1のスイッ チ用トランジスタ及び第2のスイッチ用トランジスタ、 並びに共有部上に形成され、ストレージノードを持つデ 50

ータ蓄積用のキャパシタを有する複数のメモリセルと、 第1のスイッチ用トランジスタ上に延びるように形成さ れ、素子領域上における共有部の一方側の領域でゲート 電極となる第1のワード線と、第2のスイッチ用トラン ジスタ上に延びるように形成され、素子領域上における 共有部の他方側の領域でゲート電極となる第2のワード 線と、共有部とストレージノードとの間に形成され、共 有部とストレージノードとを電気的に接続するキャパシ タコンタクトと、第1のスイッチ用トランジスタ上にお ける第1のワード線に対してキャパシタコンタクトと反 対側の領域に形成され、一方側の領域と電気的に接続さ れた第1のビット線コンタクトと、第2のスイッチ用ト ランジスタ上における第2のワード線に対してキャパシ タコンタクトと反対側の領域に形成され、他方側の領域 と電気的に接続された第2のビット線コンタクトと、第 1のビット線コンタクト上に形成され、第1のビット線 コンタクトと電気的に接続し且つ第1のワード線及び第 2のワード線と交差するように延びる第1のビット線 と、第2のビット線コンタクト上に形成され、第2のビ ット線コンタクトと電気的に接続し且つ第1のワード線 及び第2のワード線と交差するように延びる第2のビッ ト線とを備え、第1のビット線コンタクト及び第2のビ ット線コンタクトは、各メモリセルの中心部に対してほ ぼ点対称となるように設けられており、ビット線方向に 互いに隣接するメモリセル同士における素子領域のビッ ト線方向側の端部は互いに連続し、第1のピット線コン タクト及び第2のビット線コンタクトは互いに隣接する メモリセル同士によりそれぞれ共有されている。

【0014】第2の半導体記憶装置によると、本発明の 第1の半導体記憶装置のメモリセルを複数備えており、 さらに、ビット線が延びる方向に互いに隣接するメモリ セル同士の端部における素子領域が連続しているため、 多様な製造プロセスを経て形成される半導体記憶装置で は素子領域が孤立している場合と比べて素子領域の形状 を維持しやすくなる。また、第1のビット線コンタクト 及び第2のビット線コンタクトは互いに隣接するメモリ セル同士によりそれぞれ共有されているため、ビット線 コンタクトの数が半減する。

【0015】第2の半導体記憶装置において、第1のワ 40 ード線及び第2のワード線が第1のビット線又は第2の ビット線と交差する交差部の両側で屈曲する屈曲部を有 していることが好ましい。

【0016】第2の半導体記憶装置において、第1のスイッチ用トランジスタ及び第2のスイッチ用トランジスタ及び第2の各ゲート電極が、素子領域における第1のビット線及び第2のビット線のうちいずれか一方と重なる領域にのみ形成されていることが好ましい。

【0017】第2の半導体記憶装置において、第1のスイッチ用トランジスタ及び第2のスイッチ用トランジスタ及び第2のスイッチ用トランジスタの各素子領域が、第1のワード線、第2のワード線、

る。

7

第1のビット線及び第2のビット線のいずれに対して も、基板面内において斜めとなるように設けられている ことが好ましい。

【0018】第2の半導体記憶装置は、第1のスイッチ用トランジスタ及び第2のスイッチ用トランジスタの各素子領域が、第1のビット線及び第2のビット線の間に設けられており、第1のビット線と第1のビット線コンタクトとの間に形成され、第1のビット線と第1のビット補助線と、第2のビット線と第2のビット線コンタクトとの間に形成され、第1のビット線と第1のビット線コンタクトとを電気的に接続する第1のビット線コンタクトとを電気的に接続する第2のビット補助線とをさらに備えていることが好ましい。

【0019】この場合の第2の半導体記憶装置において、ビット線方向に互いに隣接するメモリセル同士の該ビット線方向側の端部における、第1のスイッチ用トランジスタの素子領域同士及び第2のスイッチ用トランジスタの素子領域同士がそれぞれ連続し、第1のビット線コンタクト及び第2のビット線コンタクトは互いに隣接するメモリセル同士によりそれぞれ共有されていることが好ましい。

【0020】この場合の第2の半導体記憶装置において、第1のビット線と第2のビット線とが互いに重ねられた2層配線層からなることが好ましい。

【0021】この場合の第2の半導体記憶装置において、2層配線層がメモリセルの上方で互いに交差していることが好ましい。このようにすると、ビット線が平行に配置されている場合と比べて、ビット線間の寄生容量が低減するため、前記第2の目的を達成できる。

【0022】この場合の第2の半導体記憶装置において、第1のビット線及び第2のビット線が、それぞれが配線コンタクトにより電気的に接続された上層配線及び下層配線を有し、上層配線及び下層配線は、互いに隣接するメモリセルごとに上層と下層との位置が互いに入れ替わるように設けられていることが好ましい。

【0023】本発明に係る第3の半導体装置は、前記第 1の目的を達成し、基板上の第1の素子領域に形成され た第1のスイッチ用トランジスタと、第1の素子領域上 に延びるように形成され、第1の素子領域上でゲート電 極となる第1のワード線と、第1の素子領域上における 第1のワード線の側方の一方側の領域に形成されたデー タ蓄積用の第1のキャパシタと、第1の素子領域上における第1のワード線の側方の他方側の領域に形成され、 第1の素子領域と電気的に接続された第1のビット線コンタクトと、基板上における第1のワード線に対して第 1のキャパシタ側に、第1の素子領域と間隔をおいて設けられた第2の素子領域に形成された第2のスイッチ用トランジスタと、第2の素子領域上に第1のワード線と 間隔をおいて形成され、第2の素子領域上でゲート電極となる第2のワード線と、第2の素子領域上における第50

2のワード線に対して第1のキャパシタ側に形成されたデータ蓄積用の第2のキャパシタと、第2の素子領域上における第2のワード線に対して第2のキャパシタと反対側に形成され、第2の素子領域と電気的に接続された第2のビット線コンタクトとを備え、第1のキャパシタ及び第2のキャパシタは、第1のワード線及び第2のワード線に挟まれた領域に、第1の素子領域と第2の素子領域とを電気的に接続するストレージノードを有してい

8

【0024】第3の半導体記憶装置によると、基板上に 互いに間隔をおいて形成された第1の素子領域及び第2 の素子領域を備え、第1のスイッチ用トランジスタの第 1の素子領域には第1のキャパシタが形成され、第2の スイッチ用トランジスタの第2の素子領域には第2のキャパシタが形成されている。さらに、第1のキャパシタ 及び第2のキャパシタには、第1のワード線及び第2の ワード線に挟まれた領域に第1の素子領域と第2の 累子領域とを電気的に接続するストレージノードが形成され ているため、1トランジスタ1キャパシタメモリセルに おけるレイアウト構成を変更することなく、2トランジ スタ1キャパシタのレイアウト構成を得ることができる。

[0025]

【発明の実施の形態】(第1の実施形態)本発明の第1 の実施形態について図面を参照しながら説明する。

【0026】図1は本発明の第1の実施形態に係る半導体記憶装置の部分的な平面構成を示している。図1に示すように、半導体基板上に複数のメモリセル10が配置されている。メモリセル10には、該メモリセルの中心部から互いに離れる方向に2つの屈曲部を有する平面クランク形状の拡散層からなる素子領域11が形成されている。素子領域11上には、屈曲部をそれぞれ横切るように互いに間隔をおいて延びる第1のワード線12A及び第2のワード線12Bが形成され、第1のワード線12A及び第2のワード線12Bは素子領域11上で、第1のスイッチ用トランジスタ11aを制御するゲート電極及び第2のスイッチ用トランジスタ11bを制御するゲート電極となる。これにより、素子領域11におけるゲート電極同士で互いに挟まれる領域が共有部11cとなる。

【0027】共有部11cのほぼ中央部には、データ蓄積用のキャパシタ(図示せず)が形成されると共に、キャパシタのストレージノードと素子領域11の上面とを電気的に接続するキャパシタコンタクト13が形成されている。

【0028】素子領域11上における、第1のワード線12Aに対してキャパシタコンタクト13と反対側の端部には、素子領域11の上面と電気的に接続された第1のビット線コンタクト14Aが形成され、第2のワード線12Aに対してキャパシタコンタクト13と反対側の

端部には、素子領域11の上面と電気的に接続された第2のビット線コンタクト14Bが形成されている。

【0029】第1のビット線コンタクト14A上には、第1のビット線コンタクト14Aと電気的に接続し且つ第1のワード線12Aの上方を交差するように延びる、キャパシタに対するデータ読み書き用の第1のビット線15Aが形成され、第2のビット線コンタクト14B上には、第2のビット線コンタクト14Bと電気的に接続し且つ第1のビット線15Aと間隔をおいて第2のロット線15Bが形成されている。なお、各コンタクト13、14A、14Bはこれらの上にそれぞれ形成されている構成部材に覆われているが、各コンタクト13、14A、14Bはこれらの上にそれぞれ形成されている構成部材に覆われているが、各コンタクトの位置を明確にするために、便宜上実線で表わすこととする。以下の各実施形態についても同様とする。

【0030】図2は本実施形態に係る2トランジスタ1キャパシタメモリセルの回路構成を示している。図2において、図1に示す構成部材と対応する構成要素には同一の符号を付すことにより説明を省略する。なお、図2に示す回路図は第2の実施形態以降の各半導体記憶装置にも適用できる。

【0031】このように、本実施形態によると、2つのスイッチ用トランジスタ11a、11bの素子領域11のうちのソース領域を共有する構成とすることにより、キャパシタコンタクト13を共有できるため、メモリセル10のキャパシタコンタクト13を1つにでき、メモリセル10の占有面積を低減できる。

【0032】また、第1のビット線コンタクト14A及び第2のビット線コンタクト14Bはメモリセル10の中心部に対してほぼ点対称に配置されており、キャパシタ・ルタクト13は、第1のワード線12A、第2のワード線12B、第1のビット線15A及び第2のビット線15Bにより囲まれた素子領域11の共有部11cのほぼ中心部に配置されている。このため、ワード線12A、12Bの配線ピッチと、ビット線15A、15Bの配線ピッチとが共に縮小できるので、メモリセル10のさらなる微細化を実現できる。

【0033】その上、素子領域11の形状の対称性及び各ビット線コンタクト14A、14Bの配置の対称性、キャパシタコンタクト13の配置位置の関係から、メモリセル10の2つのスイッチ用トランジスタの形状の対称性が確立され、メモリセル10自体の性能の均一化を図れる。

【0034】なお、本実施形態においては、素子領域1 1の平面形状をクランク形状としたが、対称性を有して おればどのような形状でもかまわない。

【0035】(第2の実施形態)以下、本発明の第2の 実施形態について図面を参照しながら説明する。

【0036】図3は本発明の第2の実施形態に係る半導 50

体記憶装置の部分的な平面構成を示している。図3において、図1に示す構成部材と同一の構成部材には同一の 符号を付すことにより説明を省略する。

【0037】本実施形態の特徴として、第1の実施形態と同様の構成を持つ第1のメモリセル10Aと、該第1のメモリセル10Aと各ビット線15A、15Bが延びる方向に隣接する第2のメモリセル10Bとは連続して形成されており、これらのメモリセル10A、10Bを併せて配置時の単位セルとなる。

【0038】第2のメモリセル10Bは、第1のメモリセル10Aにおけるワード線12Aと平行な中心線を軸に180度回転させて得られるクランク形状の素子領域11を有している。

【0039】従って、図3に示すように、第1のメモリセル10A及び第2のメモリセル10Bの第2のスイッチ用トランジスタ11b同士の拡散層が連続的に形成されることになるため、製造時において、素子領域11が孤立する場合と比べて形状を維持しやすい。その上、第1のメモリセル10A及び第2のメモリセル10Bの間20 に位置する第2のビット線コンタクト14Bは互いに隣接する第2のスイッチ用トランジスタ11b同士により共有されるため、ビット線コンタクトの総数を半分にできる。同様に、第1のビット線コンタクト14Aもビット線方向で隣接する第1のスイッチ用トランジスタ11a同士により共有されるため、メモリセル10A、10Bの面積をビット線方向にさらに10%~20%程度削減できる。

【0040】(第3の実施形態)以下、本発明の第3の 実施形態について図面を参照しながら説明する。

【0041】図4は本発明の第3の実施形態に係る半導体記憶装置の部分的な平面構成を示している。図4において、図3に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

【0042】本実施形態の特徴として、素子領域11上における第1のワード線12A及び第2のワード線12Bの形成位置、すなわち各ゲート電極の形成位置を各メモリセル10A、10Bの内側にずらせている。さらに、所定のゲート幅を得られるように、例えば、第1のワード線12Aは、第1のビット線15Aから離れるにつれてキャパシタコンタクト13から遠ざかる方向に屈曲している。同様に、第2のワード線12Bも、所定のゲート幅を得られるように、第2のビット線15Bから離れるにつれてキャパシタコンタクト13から遠ざかる方向に屈曲している。この場合でも、第1のワード線12A及び第2のワード線12Bとの配線ピッチは維持されている。

【0043】このように、本実施形態によると、第1の ワード線12Aがキャパシタコンタクト13側に屈曲し ているため、キャパシタコンタクト13と第1のビット 線コンタクト14Aとの距離が小さくなる。これによ り、第1のメモリセル10A及び第2のメモリセル10 Bの素子領域11同士が接続してなるコの字形の領域の 内側に形成される素子分離領域の面積を低減でき、ビッ ト線方向にさらに微細化できる。

【0044】なお、本実施形態においては、ワード線12A、12Bについて説明を行なったが、ビット線15A、15Bについても同様のことが言える。すなわち、素子領域11を、ワード線方向に圧縮し、ビット線15A、15Bをキャパシタコンタクト13から遠ざかる方向に屈曲させればよい。

【0045】(第4の実施形態)以下、本発明の第4の 実施形態について図面を参照しながら説明する。

【0046】図5は本発明の第4の実施形態に係る半導体記憶装置の部分的な平面構成を示している。図5において、図3に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

【0047】図5に示すように、素子領域11は、第1のワード線12A及び第2のワード線12Bに挟まれた領域に共有部11cとなる突き出し部を設けた平面かぎ形状を有している。このため、第1のスイッチ用トランジスタ11a及び第2のスイッチ用トランジスタ11bのゲート電極は共に第2のビット線15Bに形成されることとなる。ここでも、各メモリセル10A、10Bにおいて、キャパシタコンタクト13は共有部11cのほぼ中央部に形成され、第1のビット線コンタクト14A及び第2のビット線コンタクト14Bはメモリセル10A、10Bの各中心部に対してほぼ点対称に配置されている。

【0048】これにより、所定の能力を発揮するのに必要なスイッチ用トランジスタ11a、11bの各チャネル幅を第2のビット線15Bの配線ピッチに収めることができる。その結果、第1のビット線15Aと第2のビット線15Bとの配線ピッチは各スイッチ用トランジスタ11a、11bのチャネル幅に関係なく縮小できるため、該スイッチ用トランジスタ11a、11bのチャネル幅によりメモリセル10A、10Bのサイズが規制される場合に有利となる。

【0049】なお、素子領域11の平面形状は図5に示した形状に限らず、本実施形態の条件を満たせばよい。すなわち、第1のビット線15A及び第2のビット線15Bのうち、素子領域11と重なる側のワード線でのみチャネル幅が決定されるという条件を満たせば他の形状であってもよい。

【0050】また、ビット線方向に隣り合うメモリセル 10A、10Bの素子領域11の関係が、図5のような 対称性を有していなくてもよい。

【0051】(第5の実施形態)以下、本発明の第5の 実施形態について図面を参照しながら説明する。

【0052】図6は本発明の第5の実施形態に係る半導体記憶装置の部分的な平面構成を示している。図6にお 50

いて、図3に示す構成部材と同一の構成部材には同一の 符号を付すことにより説明を省略する。

【0053】本実施形態においては、各素子領域11が 方形状のメモリセル10A、10Bにおけるほぼ対角位 置に設けられていることを特徴とする。具体的には、素 子領域11は、第1のワード線12A、第2のワード線 12B、第1のビット線15A及び第2のビット線15 Bのいずれに対しても、メモリセル10A、10B内に おいて斜めとなるように設けられている。

10 【0054】これにより、第2の実施形態や第4の実施 形態の素子領域11と比べて素子領域11の面積が小さ くなり、より密なレイアウトを実現できる。

【0055】(第6の実施形態)以下、本発明の第6の 実施形態について図面を参照しながら説明する。

【0056】図7は本発明の第6の実施形態に係る半導体記憶装置の部分的な平面構成を示している。図7において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

【0057】図7に示すように、本実施形態に係る素子領域11は、第1のビット線15A及び第2のビット線15Bに挟まれた方形状を有している。さらに、第1のビット線コンタクト14A及び第1のビット線15Aを電気的に接続する第1のビット補助線16Aが設けられ、同様に、第2のビット線コンタクト14Bと第2のビット線15Bとの間には、該第2のビット線コンタクト14B及び第2のビット線15Bを電気的に接続する第2のビット補助線16Bが設けられている。これにより、第1のビット線コンタクト14A、第2のビット線コンタクト14B及びキャパシタコンタクト13はほぼ直線的に配置できるため、メモリセル10のワード線方向のサイズをより縮小できる。

【0058】さらに、素子領域11は、各スイッチ用トランジスタ11a、11bに必要最小限のサイズでよく、素子領域11の面積によって該トランジスタ11a、11bの能力が規制される場合には、素子領域11の面積を最適化できる。

【0059】また、これまでの実施形態に示したような 屈曲する素子領域の場合に形成される余剰な素子分離領 の 域mp面積を低減できる。

【0060】その上、素子領域11の形状が単純化されるため、製造時における素子領域11の形状が容易に維持される。

【0061】なお、本実施形態においては、ビット線コンタクト14A、14Bとキャパシタコンタクト13とをビット線方向に1列に配置しているが、必ずしも1列に配置する必要はない。また、各ビット線15A、15Bを直線状に形成したが、これに限らず、配線ピッチの都合上、これらビット線15A、15Bを屈曲させても

50 よい。

【0062】(第7の実施形態)以下、本発明の第7の 実施形態について図面を参照しながら説明する。

【0063】図8は本発明の第7の実施形態に係る半導体記憶装置の部分的な平面構成を示している。図8において、図7に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

【0064】本実施形態の特徴として、第6の実施形態と同様の構成を持つ第1のメモリセル10Aの素子領域11と、ビット線方向に隣接する第2のメモリセル10Bの素子領域11とは連続して形成されており、これら 10のメモリセル10A、10Bを併せて配置時の単位セルとなる。

【0065】第2のメモリセル10Bは方形状の素子領域11を有しており、第2のメモリセル10Bの第2のワード線12Bを第1のメモリセル10Aの第2のワード線12B側に配置することにより、第2のビット線コンタクト14Bが共有されている。これは、第1のビット線コンタクト14Aについても同様である。これにより、各メモリセル10A、10Bのサイズをビット線方向に圧縮できる。

【0066】さらに、本実施形態の特徴として、第1のビット線15A1を下層配線とし、第2のビット線を上層配線とする2層配線構造を有しているため、ワード線方向に隣接するメモリセル10A、10B同士の間隔をさらに縮めることができるので、メモリセル10A、10Bのサイズをワード線方向にも圧縮できる。

【0067】その上、各ビット線15A1、15B2を2層配線とすることにより、互いに隣接するビット線15A1、15B2の分離領域のマージンを意識する必要がなくなるため、素子領域11におけるワード線方向の必要最小限の幅寸法により規制されるレイアウト構成が可能となるので、メモリセル10A、10Bの大幅な微細化を実現できる。

【0068】(第8の実施形態)以下、本発明の第8の 実施形態について図面を参照しながら説明する。

【0069】図9は本発明の第8の実施形態に係る半導体記憶装置の部分的な平面構成を示している。図9において、図8に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

【0070】図9に示すように、下層配線である第2のビット線15B1と上層配線である第1のビット線15 A2は、メモリセル10A、10Bの上方で互いに交差 している。

【0071】これにより、第1のビット線15A2及び第2のビット線15B1は配線間の寄生容量が減少するため、干渉雑音を低減できる。従って、メモリセル10A、10Bの専有面積を縮小でき、且つ、ビット線間の干渉雑音を低減できる。

【0072】なお、本実施形態においては、図9に示すのワード線12Aに対して外側の張り出し領域に形成さように、2対のビット線のうちの1対のみを交差する構 50 れ、第1の素子領域11Aと電気的に接続された第1の

成としたが、いずれのビット線対をも交差する構成とすれば、互いに隣接するビット線間の干渉雑音をさらに低減できることはいうまでもない。

【0073】(第9の実施形態)以下、本発明の第9の 実施形態について図面を参照しながら説明する。

【0074】図10は本発明の第9の実施形態に係る半 導体記憶装置の部分的な平面構成を示している。図10 において、図7に示す構成部材と同一の構成部材には同 一の符号を付すことにより説明を省略する。

Ø 【0075】本実施形態に係る第1のビット線15C及び第2のビット線15Dは、メモリセル上で互いに交差するだけでなく、メモリセルごとに下層配線と上層配線とを交互に繰り返す構成を有している。

【0076】図10に示すように、例えば、第1のビット線15Cは、2つの第1のビット線コンタクト14Aを持つ第3のメモリセル10Cにおいては下層配線となり、該第3のメモリセル10Cと隣接する第1のメモリセル10Aにおいては配線コンタクト17を介在させて上層配線となると共に、第1のメモリセル10Aを該第201のメモリセル10Aの一方の側部側から他方の側部側に斜めに横切るように設けられている。

【0077】同様に、第2のビット線15Dは、第3のメモリセル10Cにおいては上層配線となり、隣接する第1のメモリセル10Aにおいては配線コンタクト17を介在させて下層配線となると共に、第1のビット線15Cとキャパシタコンタクト13の上方で交差するように設けられている。

【0078】このようにすると、互いに隣接するビット 線間の干渉雑音を確実に低減できる上に、複数のメモリ セルが行列状に配列されてなるメモリセルアレイにおけ るビット線の配置に、基板面に平行な面内及び垂直な面 内のいずれにも偏りがなくなるため、ビット線配線の材 質の均等性が図れるので、メモリセルの性能が均一化さ れる。

【0079】(第10実施形態)以下、本発明の第10 の実施形態について図面を参照しながら説明する。

【0080】図11は本発明の第10の実施形態に係る 半導体記憶装置の部分的な平面構成を示している。

【0081】図11に示すように、半導体基板上のメモリセル10には、第1のスイッチ用トランジスタ11aを構成する第1の素子領域11Aと第2のスイッチ用トランジスタ11bを構成する第2の素子領域11Bとが形成されている。

【0082】第1の素子領域11A上には、該第1の素子領域11A上でゲート電極となる第1のワード線12Aと、メモリセル10における第1のワード線12Aに対して内側の領域に形成されたデータ蓄積用の第1のキャパシタ(図示せず)と、メモリセル10における第1のワード線12Aに対して外側の張り出し領域に形成され、第1の表子領域11A上電気的に接続された第1の

ビット線コンタクト14Aとが形成されている。

【0083】同様に、第2の素子領域11B上には、該第2の素子領域11B上でゲート電極となる第2のワード線12Bと、メモリセル10における第2のワード線12Bに対して内側の領域に形成されたデータ蓄積用の第2のキャパシタ(図示せず)と、メモリセル10における第2のワード線12Bに対して外側の張り出し領域に形成され、第2の素子領域11Bと電気的に接続された第2のビット線コンタクト14Bとが形成されている。

【0084】半導体基板上における第1のキャパシタ及び第2のキャパシタの下側には第1の素子領域11Aと第2の素子領域11Bとを電気的に接続するストレージノード18が形成されている。ストレージノード18上には、該ストレージノード18と第1のキャパシタとを電気的に接続する第1のキャパシタコンタクト13Aと、該ストレージノード18と第2のキャパシタとを電気的に接続する第2のキャパシタコンタクト13Bとがそれぞれ形成されている。

【0085】このように、本実施形態に係るメモリセル10は、図12に示した従来の最密充填構造の1トランジスタ1キャパシタメモリセルと同等の第1の素子領域11A及び第2の素子領域11Bを用い、これらのワード線12A、12Bに挟まれる領域に形成された第1及び第2のキャパシタのストレージノード18を共有することにより、2トランジスタ1キャパシタメモリセルを実現している。

【0086】これにより、従来の1トランジスタ1キャパシタメモリセルの製造プロセスをほとんど流用できるため、プロセスコストを大幅に削減できる。すなわち、1トランジスタ1キャパシタメモリセルに用いるストレージノードのマスクを、本実施形態に係るメモリセル10のストレージノード18に変更するだけでよく、マスクの製造費用を大幅に削減しながら、容易に且つ確実に2トランジスタ1キャパシタメモリセルを実現できる。

【0087】なお、本実施形態において、第1の素子領域11A及び第2の素子領域11Bをアレイ状に形成し、第1のキャパシタ及び第2のキャパシタを共有してなる2トランジスタ1キャパシタメモリセル(=メモリセル10)と、第1のキャパシタ及び第2のキャパシタを共有しない従来型の1トランジスタ1キャパシタメモリセルとが混在するような半導体記憶装置をも容易に実現できる。

[0088]

【発明の効果】本発明の第1の半導体記憶装置によると、第1のスイッチ用トランジスタと第2のスイッチ用トランジスタとの素子領域の一部分からなる共有部にデータ蓄積用のキャパシタ及びキャパシタコンタクトを形成しているため、メモリセルの面積を低減でき、確実に高集積化を図れる。その上、第1のビット線コンタクト

及び第2のビット線コンタクトは、メモリセルの中心部に対してほぼ点対称となるように設けられているため、メモリセルにおける2つのスイッチ用トランジスタの配置に偏りがないので、メモリセル自体に性能のばらつきが生じず、動作が安定する。

【0089】本発明の第2の半導体記憶装置によると、本発明の第1の半導体記憶装置と同様の効果を得られる上に、ビット線が延びる方向に互いに隣接するメモリセル同士における素子領域のビット線方向側の端部が互い10に連続しており、素子領域の形状が連続するため、製造時に素子領域が孤立している場合よりも素子領域の形状を維持しやすくなる。また、ビット線コンタクトが互いに隣接するメモリセル同士によりそれぞれ共有されているため、ビット線コンタクトの数が半減するので、その結果、セルの専有面積をさらに小さくできる。

【0090】第2の半導体記憶装置において、第1のワード線及び第2のワード線が第1のビット線又は第2のビット線と交差する交差部の両側で屈曲する屈曲部を有していると、例えば、屈曲部がメモリセルの内側に屈曲し、且つ、ビット線コンタクトを屈曲部の内側に形成すれば、該ビット線コンタクトとキャパシタコンタクトとの距離が小さくなり、メモリセルのビット線方向のサイズを縮小できる。

【0091】第2の半導体記憶装置において、第1のスイッチ用トランジスタ及び第2のスイッチ用トランジスタの各ゲート電極が、素子領域における第1のビット線及び第2のビット線のうちいずれか一方と重なる領域にのみ形成されていると、第1のビット線と第2のビット線との配線ピッチが各スイッチ用トランジスタのチャネル幅に関係なく縮小でき、その結果、メモリセルのワード線方向のサイズを縮小できる。

【0092】第2の半導体記憶装置において、第1のスイッチ用トランジスタ及び第2のスイッチ用トランジスタの各素子領域が、第1のワード線、第2のワード線、第1のビット線及び第2のビット線のいずれに対しても、基板面内において斜めとなるように設けられていると、素子領域の面積が小さくなるため、より密なレイアウトを実現できる。

【0093】第2の半導体記憶装置は、第1のスイッチ用トランジスタ及び第2のスイッチ用トランジスタの各素子領域が、第1のビット線及び第2のビット線の間に設けられており、第1のビット線と第1のビット線コンタクトとの間に形成され、第1のビット線コンタクトとの間に形成され、第1のビット線コンタクトとの間に形成され、第1のビット線と第1のビット線コンタクトとを電気的に接続する第2のビット補助線とをさらに備えていると、第1のビット線コンタクト、第2のビット線コンタクト及びキャパシタコンタクトがほぼ直線的に配置されるため、メモリセルのワード線方向のサイ

ズを大幅に縮小できる。

【0094】この場合の第2の半導体記憶装置におい て、ビット線方向に互いに隣接するメモリセル同士の該 ビット線方向側の端部における第1のスイッチ用トラン ジスタの素子領域同士及び第2のスイッチ用トランジス タの素子領域同士がそれぞれ連続し、第1のビット線コ ンタクト及び第2のビット線コンタクトは互いに隣接す るメモリセル同士によりそれぞれ共有されていると、素 子領域の形状が連続するため、製造時に素子領域の形状 を維持しやすくなる。また、ビット線コンタクトが互い 10 に隣接するメモリセル同士によりそれぞれ共有されてい るため、ビット線コンタクトの数が半減するので、一層 の微細化を実現できる。

17

【0095】この場合の第2の半導体記憶装置におい て、第1のビット線と第2のビット線とが互いに重ねら れた2層配線層からなると、互いに隣接するビット線の 分離領域のマージンを意識する必要がなくなるため、メ モリセルの大幅な微細化を実現できる。

【0096】この場合の第2の半導体記憶装置におい て、2層配線層がメモリセルの上方で互いに交差してい 20 ると、ビット線が平行に配置されている場合と比べて、 ビット線間の寄生容量が低減するため、ビット線間の干 渉雑音を低減でき、所望の性能を確実に得ることができ

【0097】この場合の第2の半導体記憶装置におい て、第1のビット線及び第2のビット線が、それぞれが 配線コンタクトにより電気的に接続された上層配線及び 下層配線を有し、上層配線及び下層配線は、互いに隣接 するメモリセルごとに上層と下層との位置が互いに入れ 替わるように設けられていると、各ピット線の配置に、 基板面に平行な面内及び垂直な面内のいずれにも偏りが なくなるため、ビット線配線の材質の均等性が図れるの で、メモリセルの性能が均一化できる。

【0098】本発明の第3の半導体記憶装置によると、 従来の1トランジスタ1キャパシタメモリセルにおける レイアウト構成を変更することなく、2トランジスタ1 キャパシタのレイアウト構成を容易に得ることができる ため、従来の製造プロセスをほぼそのまま流用できるの で、製造コスト大幅に低減できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体記憶装置 を示す部分平面図である。

【図2】本発明に係る半導体記憶装置を示す回路図であ る。

【図3】本発明の第2の実施形態に係る半導体記憶装置 を示す部分平面図である。

【図4】本発明の第3の実施形態に係る半導体記憶装置

を示す部分平面図である。

【図5】本発明の第4の実施形態に係る半導体記憶装置 を示す部分平面図である。

【図6】本発明の第5の実施形態に係る半導体記憶装置 を示す部分平面図である。

【図7】本発明の第6の実施形態に係る半導体記憶装置 を示す部分平面図である。

【図8】本発明の第7の実施形態に係る半導体記憶装置 を示す部分平面図である。

【図9】本発明の第8の実施形態に係る半導体記憶装置 を示す部分平面図である。

【図10】本発明の第9の実施形態に係る半導体記憶装 置を示す部分平面図である。

【図11】本発明の第10の実施形態に係る半導体記憶 装置を示す部分平面図である。

【図12】従来の1トランジスタ1キャパシタメモリセ ルを示す部分平面図である。

【符号の説明】

メモリセル 10

第1のメモリセル 1 0 A

10B 第2のメモリセル

第3のメモリセル 1 0 C

11 素子領域

第1のスイッチ用トランジスタ 1 1 a

1 1 b 第2のスイッチ用トランジスタ

11 c 共有部

第1の素子領域 1 1 A

1 1 B 第2の素子領域

第1のワード線 12A

1 2 B 第2のワード線 30

> 13 キャパシタコンタクト

1 3 A 第1のキャパシタコンタクト

13B 第2のキャパシタコンタクト

14A 第1のビット線コンタクト

第2のビット線コンタクト 14B

1 5 A 第1のピット線

第1のビット線 15A1

15A2 第1のビット線

第2のビット線 1 5 B

40 15B1 第2のビット線

15B2 第2のビット線

1 5 C 第1のビット線

第2のビット線

1 5 D


- 16B 第2のビット補助線


第1のピット補助線


1, 7 配線コンタクト


16A


18 ストレージノード


















100B

【図6】



フロントページの続き

(72)発明者 高橋 和也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 F ターム(参考) 5F083 AD69 GA03 GA09 KA05 LA01 LA12 LA16 LA21